ינטעל מיגראַטיאָן גיידליינז פון Arria 10 צו Stratix 10 פֿאַר 10G עטהערנעט סובסיסטעם

מיגראַטיאָן גיידליינז פון Intel® Arria® 10 צו Intel® Stratix® 10 פֿאַר 10G עטהערנעט סובסיסטעם

די נידעריק לייטאַנס (LL) עטהערנעט 10G (10GbE) מעדיע אַקסעס קאָנטראָללער (MAC) Intel® FPGA IP האַרץ כולל Intel Stratix® 10 און Intel Arria® 10 פּלאַן עקס.ampלייס וואָס זענען געהאָרכיק מיט IEEE 802.3-2008 ספּעסאַפאַקיישאַנז. די ינטערפייסיז צווישן Intel Stratix 10 LL 10GbE MAC Intel FPGA IP האַרץ און גשמיות צובינד (PHY) IP האַרץ זענען אַנדערש קאַמפּערד מיט Intel Arria 10 LL 10GbE MAC Intel FPGA IP האַרץ מיט PHY IP האַרץ.

די מייגריישאַן גיידליינז זענען מענט פֿאַר יענע וואָס זענען באַקאַנט מיט Intel Arria 10 LL 10GbE MAC Intel FPGA IP האַרץ. ניצן די מייגריישאַן גיידליינז אויב איר ווילן צו מייגרייט דיין Intel Arria 10 LL 10GbE MAC פּלאַן צו נוצן Intel Stratix 10 דעוויסעס.

Intel Stratix 10 LL 10GbE MAC סיסטעם

פאַרגלייַך צווישן Intel Stratix 10 און Intel Arria 10 Design Exampליי פֿאַר LL 10GbE MAC Intel FPGA IP Core

פּלאַן עקסample	MAC וואַריאַנט	PHY	אַנטוויקלונג קיט	Intel Arria 10	Intel Stratix 10
10GBASE-R עטהערנעט	10G	געבוירן PHY (סופּפּאָרט ל / ה-טייל געבוירן PHY פֿאַר Intel Stratix 10)	Intel Arria 10 / Intel Stratix 10 GX טראַנססעיווער סיגנאַל אָרנטלעכקייַט	יא	יא
1G/2.5G עטהערנעט מיט 1588	1G/2.5G	1G/2.5G/5G/10G מולטי-קורס עטהערנעט PHY	Intel Arria 10 / Intel Stratix 10 GX טראַנססעיווער סיגנאַל אָרנטלעכקייַט	יא	יא
1G/2.5G/10G עטהערנעט	1G/2.5G/10G	1G/2.5G/5G/10G מולטי-קורס עטהערנעט PHY	Intel Arria 10 / Intel Stratix 10 GX טראַנססעיווער סיגנאַל אָרנטלעכקייַט	יא	יא
10GBASE-R רעגיסטרירן מאָדע עטהערנעט	10G	געבוירן PHY	Intel Arria 10 GX טראַנססעיווער סיגנאַל אָרנטלעכקייַט	יא	ניט בנימצא
XAUI עטהערנעט	10G	XAUI PHY	Intel Arria 10 GX FPGA	יא	ניט בנימצא
1G/10G עטהערנעט	1G/10G	1G/10GbE און 10GBASE-KR PHY	Intel Arria 10 GX טראַנססעיווער סיגנאַל אָרנטלעכקייַט	יא	ניט בנימצא
פארבליבן.

Intel Corporation. אלע רעכטן רעזערווירט. ינטעל, די ינטעל לאָגאָ און אנדערע ינטעל מאַרקס זענען טריידמאַרקס פון ינטעל קאָרפּאָראַטיאָן אָדער זייַן סאַבסידיעריז. ינטעל וואָראַנטיז די פאָרשטעלונג פון זייַן FPGA און סעמיקאַנדאַקטער פּראָדוקטן צו קראַנט ספּעסאַפאַקיישאַנז אין לויט מיט ינטעל ס נאָרמאַל וואָראַנטי אָבער ריזערווז די רעכט צו מאַכן ענדערונגען צו קיין פּראָדוקטן און באַדינונגס אין קיין צייט אָן באַמערקן. ינטעל אַסומז קיין פֿאַראַנטוואָרטלעכקייט אָדער אַכרייַעס וואָס איז שטייענדיק פֿון די אַפּלאַקיישאַן אָדער נוצן פון קיין אינפֿאָרמאַציע, פּראָדוקט אָדער דינסט דיסקרייבד דאָ, אַחוץ ווי ינטעל איז עקספּרעסלי מסכים צו שרייבן. ינטעל קאַסטאַמערז זענען אַדווייזד צו קריגן די לעצטע ווערסיע פון ​​די מיטל ספּעסאַפאַקיישאַנז איידער זיי פאַרלאָזנ אויף קיין ארויס אינפֿאָרמאַציע און איידער פּלייסינג אָרדערס פֿאַר פּראָדוקטן אָדער באַדינונגס.

אנדערע נעמען און בראַנדז קענען זיין קליימד ווי די פאַרמאָג פון אנדערע.

פּלאַן עקסample	MAC וואַריאַנט	PHY	אַנטוויקלונג קיט	Intel Arria 10	Intel Stratix 10
1G/10G עטהערנעט מיט 1588	1G/10G	1G/10GbE און 10GBASE-KR PHY	Intel Arria 10 GX טראַנססעיווער סיגנאַל אָרנטלעכקייַט	יא	ניט בנימצא
10 ם / 100 ם / 1 ג / 10 ג עטהערנעט	10 ם / 100 ם / 1 ג / 10 ג	1G/10GbE און 10GBASE-KR PHY	Intel Arria 10 GX טראַנססעיווער סיגנאַל אָרנטלעכקייַט	יא	ניט בנימצא
10 ם / 100 ם / 1 ג / 10 ג עטהערנעט מיט 1588	10 ם / 100 ם / 1 ג / 10 ג	1G/10GbE און 10GBASE-KR PHY	Intel Arria 10 GX טראַנססעיווער סיגנאַל אָרנטלעכקייַט	יא	ניט בנימצא
1G/2.5G עטהערנעט	1G/2.5G	1G/2.5G/5G/10G מולטי-קורס עטהערנעט PHY	Intel Arria 10 GX טראַנססעיווער סיגנאַל אָרנטלעכקייַט	יא	ניט בנימצא
10G USXGMII עטהערנעט	1G/2.5G/5G/10G (USXGMII)	1G/2.5G/5G/10G מולטי-קורס עטהערנעט PHY	Intel Arria 10 GX טראַנססעיווער סיגנאַל אָרנטלעכקייַט	יא	ניט בנימצא

באַמערקונג:
איר קענט אַקסעס די ליסטעד פּלאַן עקסampדורך די LL 10GbE MAC פּאַראַמעטער רעדאַקטאָר אין די Intel Quartus® Prime Pro Edition ווייכווארג.

פֿאַרבונדענע אינפֿאָרמאַציע

• נידעריק לאַטענסי עטהערנעט 10G MAC באַניצער גייד
• Intel Stratix 10 Low Latency Ethernet 10G MAC Design Exampדער באַניצער גייד
• Intel Stratix 10 L- און H-Tile טראַנססעיווער PHY באַניצער גייד

שטיצט קאַנפיגיעריישאַנז פֿאַר Intel Stratix 10 און Intel Arria 10 LL 10GbE MAC דיזיינז

די פאלגענדע טיש ליסטעד אַלע די מעגלעך קאַנפיגיעריישאַנז פון Intel Stratix 10 און Intel Arria 10 Ethernet IP.

שטיצט קאַנפיגיעריישאַנז פֿאַר Intel Arria 10 און Intel Stratix 10 עטהערנעט IP קאַנפיגיעריישאַן

IP קאָר		Intel Arria 10	Intel Stratix 10
LL 10GbE MAC	ספּיד	• קסנומקסג
		• קסנומקסג / קסנומקסג
		• 10 ם / 100 ם / 1 ג / 10 ג
		• קסנומקסג / קסנומקסג
		• 1G/2.5G/10G
		• 1G/2.5G/5G/10G (USXGMII צובינד)
		• 10 ם / 100 ם / 1 ג / 2.5 ג
		•    10M/100M/1G/2.5G/10G
	IEEE 1588v2 שטריך	• קסנומקסג	• קסנומקסג
		• קסנומקסג / קסנומקסג	• קסנומקסג / קסנומקסג
		• 10 ם / 100 ם / 1 ג / 10 ג	• 10 ם / 100 ם / 1 ג / 10 ג
		• קסנומקסג / קסנומקסג	• קסנומקסג / קסנומקסג
			• 1G/2.5G/10G
פארבליבן.

IP קאָר		Intel Arria 10	Intel Stratix 10
1G/2.5G/5G/10G מולטי-קורס עטהערנעט PHY	ספּיד	• קסנומקסג • קסנומקסג / קסנומקסג • 1G/2.5G/10G (MGBASE-T PHY) • 1G/2.5G/5G/10G (USXGMII צובינד/NBASE-T PHY)
	IEEE 1588v2 שטריך	• קסנומקסג • קסנומקסג / קסנומקסג	• קסנומקסג • קסנומקסג / קסנומקסג • 1G/2.5G/10G ניט געשטיצט פֿאַר ענייבאַלד SGMII מאָדע.
	SGMII מאָדע	ניט בנימצא	• קסנומקסג / קסנומקסג • 1G/2.5G/10G
XAUI PHY		בנימצא	ניט בנימצא
Intel Stratix 10 L-tile/H-tile Transceiver Native PHY		ניט בנימצא	געשטיצט פּרעסעץ: • 10גבאַסע-ר • 10GBASE-R 1588 • 10GBASE-R נידעריק לייטאַנסי • 10GBASE-R מיט KR FEC
Intel Arria 10 טראַנססעיווער געבוירן PHY		געשטיצט פּרעסעץ: • 10גבאַסע-ר • 10גבאַסע-ר רעגיסטרירן מאָדע • 10GBASE-R נידעריק לייטאַנסי • 10GBASE-R מיט KR FEC	ניט בנימצא
Intel Arria 10 1G/10GbE און 10GBASE-KR PHY		בנימצא	ניט בנימצא
Intel Stratix 10 10GBASE-KR PHY		ניט בנימצא	בנימצא

קלאַקינג און באַשטעטיק ינפראַסטראַקטשער

Intel Stratix 10 LL 10GbE MAC און Intel Stratix 10 Transceiver Native PHY IP Cores

איר קענען קאַנפיגיער די Intel Stratix 10 Transceiver Native PHY IP האַרץ צו ינסטרומענט 10GBASE-R PHY מיט די עטהערנעט-ספּעציפיש גשמיות שיכטע פליסנדיק מיט 10.3125 Gbps דאַטן קורס ווי דיפיינד אין פּונקט 49 פון IEEE 802.3-2008 באַשרייַבונג. די קאַנפיגיעריישאַן גיט אַן XGMII צו LL 10GbE MAC Intel FPGA IP האַרץ און ימפּלאַמאַנץ אַ איין-קאַנאַל 10.3125Gbps PHY פֿאַר אַ דירעקט פֿאַרבינדונג צו אַ קליין פאָרעם-פאַקטאָר פּלאַגאַבאַל פּלוס (SFP +) אָפּטיש מאָדולע ניצן די קליין פאָרעם-פאַקטאָר צובינד (SFI) עלעקטריקאַל. באַשרייַבונג.

די פאלגענדע פיגור ילאַסטרייץ די מיגריישאַן פון אַן Intel Arria 10 פּלאַן צו אַן Intel Stratix 10 פּלאַן.

קלאַקינג און באַשטעטיק סכעמע פֿאַר LL 10GbE MAC און Intel Stratix 10 Transceiver Native PHY אין 10GBASE-R Design Example צובינד

פֿאַרבונדענע אינפֿאָרמאַציע
AN795: ימפּלאַמענטינג גיידליינז פֿאַר 10G עטהערנעט סובסיסטעם ניצן נידעריק לאַטאַנסי 10G MAC IP קאָר אין Arria 10 דעוויסעס

Intel Stratix 10 LL 10GbE MAC און Intel Stratix 10 1G/2.5G/5G/10G Multi-rate Ethernet PHY Intel FPGA IP Cores

1G/2.5G/5G/10G מולטי-קורס עטהערנעט PHY Intel FPGA IP האַרץ פֿאַר Intel Stratix 10 דעוויסעס גיט GMII און XGMII צו די LL 10GbE MAC Intel FPGA IP האַרץ. די 1G/2.5G/5G/10G מולטי-קורס עטהערנעט PHY IP האַרץ ימפּלאַמאַנץ אַ איין קאַנאַל 1G/2.5G/5G/10Gbps סיריאַל PHY. דער פּלאַן גיט אַ דירעקט פֿאַרבינדונג צו 1G / 2.5GbE צווייענדיק גיכקייַט SFP + פּלאַגאַבאַל מאַדזשולז, MGBASE-T קופּער פונדרויסנדיק PHY דעוויסעס אָדער שפּאָן-צו-שפּאָן ינטערפייסיז. די IP קאָרעס שטיצן רעקאָנפיגוראַבלע דאַטן רייץ.

די פאלגענדע פיגור ילאַסטרייץ דעמאָלט מייגריישאַן פון אַן Intel Arria 10 פּלאַן צו אַ Intel Stratix 10 פּלאַן.

קלאַקינג און באַשטעטיק סכעמע פֿאַר LL 10GbE MAC און 1G/2.5G/5G/10G מולטי-קורס עטהערנעט PHY Design Example (1G/2.5G/10G מאָדע) פֿאַר Intel Stratix 10 Deviecs

די פאלגענדע פיגור ילאַסטרייץ די לעצטע קלאַקינג און באַשטעטיק סכעמע פון ​​​​די 1G/2.5G עטהערנעט מיט IEEE 1588v2 שטריך פּלאַן עקס.ampדי טאַרגעטעד אויף Intel Stratix 10 דעוויסעס. עס זענען דיפעראַנסיז צווישן דעם לייזונג און די ווערסיע וואָס איז געווען באַקענענ אין די Intel Arria 10 דעוויסעס. מאָדיפיקאַטיאָן איז דארף ווען מייגרייטינג פּלאַן פון די Intel Arria 10 דעוויסעס צו די Intel Stratix 10 דעוויסעס.

קלאַקינג און באַשטעטיק סכעמע פֿאַר LL 10GbE MAC און 1G/2.5G/5G/10G מולטי-קורס עטהערנעט PHY Design Example (1G/2.5G מאָדע מיט IEEE 1588v2 שטריך) פֿאַר Intel Stratix 10 דעוויסעס

א נייַע אַרייַנשרייַב זייגער פּאָרט לייטאַנסי_סקלק איז בנימצא אין Intel Stratix 10 דעוויסעס. דער פּאָרט איז בארעכטיגט ווען איר קער אויף די Enable לייטאַנסי מעזשערמאַנט פּאָרץ פּאַראַמעטער אין די Intel Stratix 10 L/H-Tile Transceiver Native PHY IP האַרץ אָדער די Enable IEEE 1588 Precision Time Protocol פּאַראַמעטער אין די 1G/2.5G/5G/10G Multi- קורס עטהערנעט PHY Intel FPGA IP האַרץ. דער פּאָרט איז פארלאנגט פֿאַר די דיטערמאַניסטיק לייטאַנסי מעזשערמאַנט מאָדעל פֿאַר Intel Stratix 10 דעוויסעס. פֿאַר מער אינפֿאָרמאַציע, אָפּשיקן צו די קאַפּיטל דיטערמאַניסטיק לייטאַנסי נוצן מאָדעל אין Intel Stratix 10 L/H-Tile Transceiver PHY User Guide.

צו פאַרבינדן אַן I/O פאַסע-לאַקט שלייף (IOPLL), לייגן אַן Intel Stratix 10 זייגער קאָנטראָל (stratix10_clkctrl) IP פֿון די IP קאַטאַלאָג. די IOPLL גיט צוויי סampלינג קלאַקס אין דעם פּלאַן: 53.33 מהז פֿאַר 2.5 ג מאָדע און 80 מהז פֿאַר 1 ג מאָדע.

די פאלגענדע פיגור ילאַסטרייץ די קאַנעקטיוויטי דעטאַילס באזירט אויף די 1G/2.5G עטהערנעט פּלאַן.

קאַנעקטיוויטי דיאַגראַמע פֿאַר 1G/2.5G עטהערנעט מיט 1588 פּלאַן פֿאַר Intel Stratix 10 דעוויסעס

איר מוזן ענשור אַז די ינקלק0קס פּאָרט קאַנעקץ צו 2.5G sampלינג זייגער און די ינקלק1קס פּאָרט קאַנעקץ צו 1G sampלינג זייגער. דער רעזולטאַט זייגער פּאָרט פון זייגער קאָנטראָל ווערט די לייטאַנסי_סקלק פּאָרט. פֿאַר דיזיינינג מיגריישאַן פון די Intel Arria 10 דעוויסעס צו די Intel Stratix 10 דעוויסעס, איר קענען רייוס די ענלעך קאַנעקטיוויטי צווישן די 1G/2.5G ריקאַנפיגיעריישאַן בלאָק און טראַנססעיווער באַשטעטיק קאָנטראָללער.

פֿאַרבונדענע אינפֿאָרמאַציע

• Intel Stratix 10 L- און H-Tile טראַנססעיווער PHY באַניצער גייד
• AN795: ימפּלעמענטינג גיידליינז פֿאַר 10G עטהערנעט סובסיסטעם ניצן נידעריק לאַטאַנסי 10G MAC IP קאָר אין Arria 10 דעוויסעס
• Intel Stratix 10 קלאַקינג און PLL באַניצער גייד

IP רעגיסטרירן מאַפּינג

די LL 10GbE MAC Intel FPGA IP האַרץ פֿאַר Intel Stratix 10 דעוויסעס ניצט די זעלבע רעגיסטרירן מאַפּע ווי LL 10GbE MAC Intel FPGA IP האַרץ פֿאַר Intel Arria 10 דעוויסעס. די מולטי-קורס עטהערנעט PHY און 10GBASE-R PHY פּרעסעץ אויך נוצן די זעלבע רעגיסטרירן מאַפּע פֿאַר ביידע Intel Stratix 10 און Intel Arria 10 דיזיינז. די LL 10GbE MAC Intel FPGA IP האַרץ פֿאַר Intel Stratix 10 דעוויסעס נאָך שטיצט צוריק קאַמפּאַטאַבילאַטי מיט 10GbE IP מיט 64-bit Avalon Memory-Mapped (MM) אַדאַפּטער.

פֿאַרבונדענע אינפֿאָרמאַציע
נידעריק לאַטענסי עטהערנעט 10G MAC באַניצער גייד.

סיגנאַל קאַנעקטיוויטי דיפפערענסעס צווישן Intel Stratix 10 און Intel Arria 10 Ethernet Design Examples

פֿאַר LL 10GbE MAC Intel FPGA IP האַרץ, עס זענען קיין נייַע סיגנאַלז פֿאַר Intel Stratix 10 דעוויסעס. עס זענען נייַ ייסינגקראַנאַס באַשטעטיק סטאַטוס סיגנאַלז באַקענענ אין Intel Stratix 10 L / H-Tile Transceiver Native PHY IP Core. די דיפעראַנסיז אַפּלייז צו אַלע עטהערנעט PHY IP קאָרעס, וואָס אַרייַננעמען אַלע וועריאַנץ פון 1G/2.5G/5G/10G מולטי-קורס עטהערנעט PHY Intel FPGA IP קאָרעס און 10GBASE-R PHY Intel FPGA IP האַרץ.

צובינד סיגנאַל דיפפערענסעס צווישן Intel Stratix 10 L/H-Tile Transceiver Native PHY/Multi-rate Ethernet PHY און Intel Arria 10 Transceiver Native PHY/Multi-rate Ethernet PHY

באַמערקונג: = די נומער פון ליינז.

Intel Stratix 10 צובינד סיגנאַלז	Intel Arria 10 צובינד סיגנאַלז	באַמערקונגען
tx_analogreset_stat[ -1 :0]	ניט בנימצא	די באַשטעטיק סטאַטוס פּאָרץ זענען נייַ ינטראָודוסט בלויז אין Intel Stratix 10 דעוויסעס. פאַרבינדן צו די קאָראַספּאַנדינג סיגנאַל אין די טראַנססעיווער PHY באַשטעטיק קאָנטראָללער IP האַרץ, וואָס ימפּלאַמאַנץ די צונעמען באַשטעטיק סיקוואַנס פֿאַר די מיטל.
rx_analogreset_stat[ -1 :0]	ניט בנימצא
tx_digitalreset_stat[ - 1:0]	ניט בנימצא
rx_digitalreset_stat[ - 1:0]	ניט בנימצא
latency_sclk	ניט בנימצא	לייטאַנס מעאַסורעמענט אַרייַנשרייַב רעפֿערענץ זייגער. שampלינג זייגער פֿאַר מעסטן די לייטאַנסי פון די טראַנססעיווער אַפּלאַקיישאַן צובינד בלאָק (AIB) דאַטאַפּאַט. דער פּאָרט איז בארעכטיגט ווען די לייטאַנסי מעזשערמאַנט פּאָרץ אָפּציע אין די Intel Stratix 10 L/H-Tile Transceiver Native PHY IP האַרץ אָדער די IEEE 1588 פּרעסיסיאָן צייט פּראָטאָקאָל אָפּציע אין די 1G/2.5G/5G/10G Multi-rate Ethernet PHY Intel FPGA IP האַרץ איז ענייבאַלד.
רעקאָנפיג_אַדרעסס [לאָג2 +10:0]	רעקאָנפיג_אַדרעסס [לאָג2+9:0]	רעקאָנפיגוראַטיאָן אַדרעס סיגנאַל קאָננעקטעד צו די רעקאָנפיגוראַטיאָן בלאָק. אַדרעס ויטאָבוס וואָס געניצט צו ספּעציפיצירן אַדרעס צו זיין אַקסעסט פֿאַר ביידע לייענען און שרייַבן אַפּעריישאַנז.

צובינד סיגנאַל דיפפערענסעס צווישן Intel Stratix 10 Transceiver Reset Controller IP און Intel Arria 10 Transceiver Reset Controller IP

באַמערקונג: = די נומער פון ליינז.

Intel Stratix 10 צובינד סיגנאַלז	Intel Arria 10 צובינד סיגנאַלז	באַמערקונגען
tx_analogreset_stat[ -1 :0]	ניט בנימצא	דאָס איז באַשטעטיק סטאַטוס סיגנאַל פֿון די טראַנססעיווער געבוירן PHY IP קאָר. עס איז איין tx_analogreset_stat פּער קאַנאַל. ווען באַשטעטיקן, באַשטעטיק סיקוואַנס פֿאַר TX PMA הייבט. ווען דיאַסערטיד, באַשטעטיק סיקוואַנס פֿאַר TX PMA ענדס.
rx_analogreset_stat[ -1 :0]	ניט בנימצא	דאָס איז באַשטעטיק סטאַטוס סיגנאַל פֿון די טראַנססעיווער געבוירן PHY IP קאָר. עס איז איין rx_analogreset_stat פּער קאַנאַל. ווען באַשטעטיקן, באַשטעטיק סיקוואַנס פֿאַר RX PMA הייבט. ווען דיאַסערטיד, באַשטעטיק סיקוואַנס פֿאַר RX PMA ענדס.
tx_digitalreset_stat[ - 1:0]	ניט בנימצא	דאָס איז באַשטעטיק סטאַטוס סיגנאַל פֿון די טראַנססעיווער געבוירן PHY IP קאָר. עס איז איין tx_digitalreset_stat פּער קאַנאַל. ווען באַשטעטיקן, באַשטעטיק סיקוואַנס פֿאַר TX PCS הייבט.
פארבליבן.

Intel Stratix 10 צובינד סיגנאַלז	Intel Arria 10 צובינד סיגנאַלז	באַמערקונגען
		ווען דיאַסערטיד, באַשטעטיק סיקוואַנס פֿאַר TX PCS ענדס.
rx_digitalreset_stat[ - 1:0]	ניט בנימצא	דאָס איז באַשטעטיק סטאַטוס סיגנאַל פֿון די טראַנססעיווער געבוירן PHY IP קאָר. עס איז איין rx_digitalreset_stat פּער קאַנאַל. ווען באַשטעטיקן, באַשטעטיק סיקוואַנס פֿאַר RX PCS הייבט. ווען דיאַסערטיד, באַשטעטיק סיקוואַנס פֿאַר RX PCS ענדס.

די פאלגענדע פיגור ילאַסטרייץ די קאַנעקטיוויטי פון באַשטעטיק סטאַטוס סיגנאַלז פֿאַר די Intel Stratix 10 Ethernet 10G סאַבסיסטאַם פּלאַן. דאָס איז אָנווענדלעך אויב איר נוצן די Intel Stratix 10 L-tile/H-tile Native PHY IP core אָדער די 1G/2.5G/5G/10G Multi-rate PHY Intel FPGA IP האַרץ.

באַשטעטיק סטאַטוס סיגנאַלז קאַנעקטיוויטי דיאַגראַמע פֿאַר Intel Stratix 10 PHY IP קאָר און באַשטעטיק קאָנטראָללער IP קאָר

עס זענען עטלעכע ענדערונגען צו די ATX PLL און fPLL צובינד סיגנאַלז פֿאַר די Intel Stratix 10 דעוויסעס קאַמפּערד מיט די Intel Arria 10 דעוויסעס. אויב איר מייגרייט עטהערנעט דיזיינז פון אַ Intel Arria 10 מיטל צו אַ Intel Stratix 10 מיטל, אַראָפּנעמען די mcgb_rst און pll_powerdown באַשטעטיק סיגנאַלז ווייַל זיי זענען נישט בנימצא אין Intel Stratix 10.

די פאלגענדע פיגור ילאַסטרייץ די חילוק צווישן Intel Stratix 10 L-Tile/H-Tile ATX PLL און Intel Arria 10 ATX PLL.

פאַרגלייַך צווישן צובינד סיגנאַלז פֿאַר Intel Stratix 10 L-Tile / H-Tile Transceiver ATX PLL און Intel Arria 10 Transceiver ATX PLL

אן אנדער ענדערונג אויף Intel Stratix 10 L-Tile / H-Tile Transceiver PHY איז די נאָך 1 ביסל צוגעגעבן צו די רעקאָנפיג_אַדרעסס ויטאָבוס, קאַמפּערד מיט די Intel Arria 10 טראַנססעיווער PHY ווערסיע. דער זעלביקער ענדערונג איז פארלאנגט פֿאַר די מולטי-קורס PHY ווי עס איז באשאפן דורך ניצן די Native PHY ווי די באַסעלינע.

די פאלגענדע פיגור ילאַסטרייץ ווי צו פאַרבינדן די reconfig_address.

פאַרשפּאַרן דיאַגראַמע אויף רעקאָנפיגוראַטיאָן אַדרעס קאַנעקטיוויטי פֿאַר Intel Stratix 10 עטהערנעט סובסיסטעם פּלאַן
די עקסampדי געוויזן איז באזירט אויף די עטהערנעט פּלאַן עקסample model. פֿאַר די בלאַקס וואָס זענען דזשענערייטאַד דורך פּלאַטפאָרם דיזיינער, איר קענען באַקומען די מאַדזשולז פֿון די פּלאַן עקסample files.

פֿאַרבונדענע אינפֿאָרמאַציע

• Intel Stratix 10 Low Latency Ethernet 10G MAC Design Exampדער באַניצער גייד
• Intel Stratix 10 L- און H-Tile טראַנססעיווער PHY באַניצער גייד
• Intel Stratix 10 קלאַקינג און PLL באַניצער גייד

מיגראַטיאָן לויפן

בלויז Intel Quartus Prime Pro Edition ווייכווארג אָפפערס Intel Stratix 10 דיזיינז. אויב איר נוצן אַן Intel Arria 10 עטהערנעט פּלאַן פון די Intel Quartus Prime Standard Edition, איר דאַרפֿן צו מייגרייט צו Intel Quartus Prime Pro Edition ווערסיע פֿאַר קיין Intel Stratix 10 פּלאַן.

פֿאַרבונדענע אינפֿאָרמאַציע
Intel Quartus Prime Pro Edition האַנדבאָאָק באַנד 1: פּלאַן און זאַמלונג

• גיט מער אינפֿאָרמאַציע וועגן אַפּגריידינג IP קאָרעס און Qsys Pro סיסטעמען צו Quartus Prime Pro Edition ווייכווארג.

דאָקומענט רעוויזיע געשיכטע פֿאַר אַן 808

מיגראַטיאָן גיידליינז פון Intel Arria 10 צו Intel Stratix 10 פֿאַר 10G עטהערנעט סובסיסטעם

דאָקומענט ווערסיע	ענדערונגען
2019.11.20	• ריבראַנדיד ווי ינטעל. • דערהייַנטיקט פיגורע: קלאַקינג און באַשטעטיק סכעמע פֿאַר LL 10GbE MAC און 1G/2.5G/5G/10G מולטי-קורס עטהערנעט PHY Design Example (1G/2.5G מאָדע מיט IEEE 1588v2 שטריך) פֿאַר Intel Stratix 10 דעוויסעס. • געמאכט רעדאקציע דערהייַנטיקונגען איבער דעם דאָקומענט.

טאָג	ווערסיע	ענדערונגען
יוני 2017	2017.06.19	ערשט מעלדונג.

אַן 808: מיגראַטיאָן גיידליינז פון Intel® Arria® 10 צו Intel® Stratix® 10 פֿאַר 10G עטהערנעט סובסיסטעם.

דאָקומענטן / רעסאָורסעס

ינטעל מיגראַטיאָן גיידליינז פון Arria 10 צו Stratix 10 פֿאַר 10G עטהערנעט סובסיסטעם [pdfבאַניצער גייד מיגראַטיאָן גיידליינז פון Arria 10 צו Stratix 10 פֿאַר 10G עטהערנעט סובסיסטעם, מיגראַטיאָן גיידליינז, Arria 10 מיגראַטיאָן גיידליינז, סטראַטיקס 10 מיגראַטיאָן גיידליינז, 10G עטהערנעט סובסיסטעם מיגראַטיאָן גיידליינז

רעפערענצן

• באַניצער מאַנואַל