Intel Interlaken 2nd Gen FPGA IP מעלדונג נאָטעס
ינטערלאַקען (2nd Generation) Intel® FPGA IP מעלדונג נאָטעס
אויב אַ מעלדונג טאָן איז נישט בנימצא פֿאַר אַ ספּעציפיש IP האַרץ ווערסיע, די IP האַרץ האט קיין ענדערונגען אין אַז ווערסיע. פֿאַר אינפֿאָרמאַציע אויף ריליסיז פון IP דערהייַנטיקן אַרויף צו וו18.1, אָפּשיקן צו די מעלדונג נאָטעס פון Intel Quartus Prime Design Suite Update. Intel® FPGA IP ווערסיעס גלייַכן די Intel Quartus® Prime Design Suite ווייכווארג ווערסיעס ביז וו19.1. סטאַרטינג אין Intel Quartus Prime Design Suite ווייכווארג ווערסיע 19.2, Intel FPGA IP האט אַ נייַע ווערסיע סכעמע. די Intel FPGA IP ווערסיע (XYZ) נומער קענען טוישן מיט יעדער Intel Quartus Prime ווייכווארג ווערסיע. א ענדערונג אין:
- X ינדיקייץ אַ הויפּט רעוויזיע פון די IP. אויב איר דערהייַנטיקן די Intel Quartus Prime ווייכווארג, איר מוזן רידזשענערייט די IP.
- י ינדיקייץ די IP ינקלודז נייַ פֿעיִקייטן. רידזשענערייט דיין IP צו אַרייַננעמען די נייַע פֿעיִקייטן.
- ז ינדיקייץ אַז די IP ינקלודז מינערווערטיק ענדערונגען. רידזשענערייט דיין IP צו אַרייַננעמען די ענדערונגען.
- ינטעל קוואַרטוס פּריים דיזיין סוויט דערהייַנטיקן מעלדונג נאָטעס
- ינטערלאַקען (2nd Generation) Intel FPGA IP באַניצער גייד
- Errata פֿאַר ינטערלאַקען (2nd Generation) Intel FPGA IP אין די וויסן באַסע
- ינטערלאַקען (2nd Generation) Intel Stratix 10 FPGA IP Design Exampדער באַניצער גייד
- ינטערלאַקען (2nd Generation) Intel Agilex FPGA IP Design Exampדער באַניצער גייד
- הקדמה צו Intel FPGA IP קאָרעס
ינטערלאַקען (2nd Generation) Intel FPGA IP v20.0.0
טיש 1. וו20.0.0 2020.10.05
| Intel Quartus Prime ווערסיע | באַשרייַבונג | פּראַל |
|
20.3 |
צוגעגעבן שטיצן פֿאַר 25.78125 Gbps דאַטן קורס. | — |
| מאָדיפיצירט די דאַטן ראַטעס שטיצן פון 25.3 גבפּס צו 25.28 גבפּס און 25.8 גבפּס צו 25.78125 גבפּס. |
— |
Intel Corporation. אלע רעכטן רעזערווירט. ינטעל, די ינטעל לאָגאָ און אנדערע ינטעל מאַרקס זענען טריידמאַרקס פון ינטעל קאָרפּאָראַטיאָן אָדער זייַן סאַבסידיעריז. ינטעל וואָראַנטיז פאָרשטעלונג פון זייַן FPGA און סעמיקאַנדאַקטער פּראָדוקטן צו קראַנט ספּעסאַפאַקיישאַנז אין לויט מיט ינטעל ס נאָרמאַל וואָראַנטי, אָבער ריזערווז די רעכט צו מאַכן ענדערונגען צו קיין פּראָדוקטן און באַדינונגס אין קיין צייט אָן באַמערקן. ינטעל אַסומז קיין פֿאַראַנטוואָרטלעכקייט אָדער אַכרייַעס וואָס איז שטייענדיק פֿון די אַפּלאַקיישאַן אָדער נוצן פון קיין אינפֿאָרמאַציע, פּראָדוקט אָדער דינסט דיסקרייבד דאָ, אַחוץ ווי ינטעל איז עקספּרעסלי מסכים צו שרייבן. ינטעל קאַסטאַמערז זענען אַדווייזד צו קריגן די לעצטע ווערסיע פון די מיטל ספּעסאַפאַקיישאַנז איידער זיי פאַרלאָזנ אויף קיין ארויס אינפֿאָרמאַציע און איידער פּלייסינג אָרדערס פֿאַר פּראָדוקטן אָדער באַדינונגס.
אנדערע נעמען און בראַנדז קענען זיין קליימד ווי די פאַרמאָג פון אנדערע.
ינטערלאַקען (2nd Generation) Intel FPGA IP v19.3.0
טיש 2. וו19.3.0 2020.06.22
| Intel Quartus Prime ווערסיע | באַשרייַבונג | פּראַל |
|
19.3.0 |
די IP איצט שטיצט ינטערלאַקען לוק-זייַט שטריך. | — |
| צוגעגעבן נייַ געבן ינטערלאַקען קוקן-בייַט מאָדע פּאַראַמעטער אין די IP פּאַראַמעטער רעדאַקטאָר. | איר קענען קאַנפיגיער די IP אין ינטערלאַקען קוקן-בייַט מאָדע. | |
| אַריבערפירן מאָדע סעלעקציע פּאַראַמעטער איז אַוועקגענומען פון די קראַנט ווערסיע פון די Intel Quartus Prime ווייכווארג. |
— |
|
| צוגעגעבן 12.5 Gbps דאַטן קורס שטיצן פֿאַר נומער פון ליינז 10 אין H-טייל און E-טייל (NRZ מאָדע) IP האַרץ ווערייישאַנז. |
— |
|
| אַוועקגענומען די פאלגענדע סיגנאַלז פון די IP:
• רקס_פּמאַ_דאַטאַ • טקס_פּמאַ_דאַטאַ • יטקס_הונגרי • יטקס_הונגרי |
— |
|
| צוגעגעבן די פאלגענדע נייַ סיגנאַלז:
• סאָפּ_קנטר_ינק1 • eop_cntr_inc1 • רקס_קסקאָדער_ונקאָר_פעקקוו • יטקס_טש0_קסאָן • irx_ch0_xon • יטקס_טש1_קסאָן • irx_ch1_xon • itx_valid • irx_valid • itx_idle • irx_idle • itx_ctrl • יטקס_קרעדיט • irx_credit |
— |
|
| אראפגענומען די פאלגענדע צוויי אָפסעץ פון די רעגיסטרירן מאַפּע:
• 16'ה40- TX_READY_XCVR • 16'ה41- RX_READY_XCVR |
— |
|
| ייַזנוואַרג טעסטינג פון די פּלאַן עקסample איז איצט בנימצא פֿאַר Intel Agilex ™ דעוויסעס. | איר קענען פּרובירן די פּלאַן עקסampאויף Intel Agilex F- סעריע טראַנססעיווער-סאָק אנטוויקלונג קיט. | |
| איר קענען טוישן די דאַטן קורס און טראַנססעיווער רעפֿערענץ זייגער אָפטקייַט צו אַ ביסל אַנדערש וואַלועס פֿאַר דיין ינטערלאַקען (2nd Generation) IP בייַשפּיל וואָס טאַרגאַץ Intel Stratix® 10 H-tile אָדער E-tile מיטל. אָפּשיקן צו דעם KDB פֿאַר אינפֿאָרמאַציע אויף ווי צו טוישן די דאַטן קורס. |
איר קענען קאַסטאַמייז די דאַטן רייץ דיפּענדינג אויף די טיילז. |
ינטערלאַקען (2nd Generation) Intel FPGA IP v19.2.1
טיש 3. וו19.2.1 2019.09.27
| Intel Quartus Prime ווערסיע | באַשרייַבונג | פּראַל |
|
19.3 |
עפנטלעך מעלדונג פֿאַר Intel Agilex דעוויסעס מיט E-טייל טראַנססעיווערס. | — |
| ריניימד די ינטערלאַקען (2nd Generation) Intel Stratix 10 FPGA IP צו Interlaken (2nd Generation) Intel FPGA IP |
— |
ינטערלאַקען (2nd Generation) Intel Stratix 10 FPGA IP v18.1 דערהייַנטיקן 1
טיש 4. ווערסיע 18.1 דערהייַנטיקן 1 2019.03.15
| באַשרייַבונג | פּראַל |
| אַדדעד מולטי-אָפּשניט מאָדע שטיצן. | — |
| צוגעגעבן נומער פון סעגמאַנץ פּאַראַמעטער. | — |
| • צוגעלייגט שטיצן פֿאַר ליין און דאַטן קורס קאַמבאַניישאַנז ווי גייט:
- פֿאַר Intel Stratix 10 ל-טייל דעוויסעס: • 4 ליינז מיט 12.5/25.3/25.8 גבפּס שטעג רייץ • 8 ליינז מיט 12.5 גבפּס ליין רייץ - פֿאַר Intel Stratix 10 H-tile דעוויסעס: • 4 ליינז מיט 12.5/25.3/25.8 גבפּס שטעג רייץ • 8 ליינז מיט 12.5/25.3/25.8 גבפּס שטעג רייץ • 10 ליינז מיט 25.3/25.8 גבפּס ליין רייץ - פֿאַר Intel Stratix 10 E-tile (NRZ) דעוויסעס: • 4 ליינז מיט 6.25/12.5/25.3/25.8 גבפּס שטעג רייץ • 8 ליינז מיט 12.5/25.3/25.8 גבפּס שטעג רייץ • 10 ליינז מיט 25.3/25.8 גבפּס ליין רייץ • 12 ליינז מיט 10.3125 גבפּס ליין קורס |
— |
| • צוגעגעבן די פאלגענדע נייַ יבערשיקן באַניצער צובינד סיגנאַלז:
— itx_eob1 — itx_eopbits1 — itx_chan1 |
— |
| • צוגעגעבן די פאלגענדע נייַ ופנעמער באַניצער צובינד סיגנאַלז:
— irx_eob1 — irx_eopbits1 — irx_chan1 — irx_err1 — ירקס_ערר |
— |
ינטערלאַקען (2nd Generation) Intel Stratix 10 FPGA IP v18.1
טיש 5. ווערסיע 18.1 2018.09.10
| באַשרייַבונג | פּראַל | הערות |
| ריניימד די דאָקומענט קאַכל ווי ינטערלאַקען (2nd Generation) Intel Stratix 10 FPGA IP User Guide |
— |
— |
| צוגעגעבן VHDL סימיאַליישאַן מאָדעל און טעסטבענטש שטיצן פֿאַר ינטערלאַקען (2nd Generation) IP האַרץ. |
— |
— |
| צוגעלייגט די פאלגענדע נייַע רעדזשיסטערז צו די IP האַרץ: | ||
| • TX_READY_XCVR | ||
| • RX_READY_XCVR
• ILKN_FEC_XCODER_TX_ILLEGAL_ STATE |
— | די רעדזשיסטערז זענען בלויז בנימצא אין Intel Stratix 10 E-Tile מיטל ווערייישאַנז. |
| • ILKN_FEC_XCODER_RX_ILLEGAL_ שטאַט |
ינטערלאַקען (2nd Generation) Intel FPGA IP v18.0.1
טיש 6. ווערסיע 18.0.1 יולי 2018
| באַשרייַבונג | פּראַל | הערות |
| צוגעלייגט שטיצן פֿאַר Intel Stratix 10 דעוויסעס מיט E-Tile טראַנססעיווערס. |
— |
— |
| צוגעגעבן 53.125 Gbps דאַטן קורס שטיצן פֿאַר Intel Stratix 10 E-Tile דעוויסעס אין PAM4 מאָדע. |
— |
— |
| צוגעלייגט זייגער סיגנאַל mac_clkin פֿאַר Intel Stratix 10 E-Tile דעוויסעס אין PAM4 מאָדע |
— |
— |
ינטערלאַקען (2nd Generation) Intel FPGA IP v18.0
טיש 7. ווערסיע 18.0 מייַ 2018
| באַשרייַבונג | פּראַל | הערות |
| ריניימד די ינטערלאַקען IP האַרץ (2nd Generation) צו Interlaken (2nd Generation) Intel FPGA IP לויט ינטעל ריבראַנדינג. |
— |
— |
| צוגעגעבן 25.8 Gbps דאַטן קורס שטיצן פֿאַר די נומער פון ליינז 6 און 12. |
— |
— |
| צוגעלייגט שטיצן פֿאַר Cadence Xcelium * פּאַראַלעל סימיאַלייטער. |
— |
— |
Interlaken IP Core (2nd Generation) v17.1
טיש 8. ווערסיע 17.1 נאוועמבער 2017
| באַשרייַבונג | פּראַל | הערות |
| ערשט מעלדונג אין די Intel FPGA IP ביבליאָטעק. | — | — |
פֿאַרבונדענע אינפֿאָרמאַציע
Interlaken IP Core (2nd Generation) User Guide
ינטערלאַקען (2nd Generation) Intel FPGA IP User Guide Archives
| קוואַרטוס ווערסיע | IP קאָר ווערסיע | באַניצער גייד |
| 20.2 | 19.3.0 | ינטערלאַקען (2nd Generation) FPGA IP באַניצער גייד |
| 19.3 | 19.2.1 | ינטערלאַקען (2nd Generation) FPGA IP באַניצער גייד |
| 19.2 | 19.2 | ינטערלאַקען (2nd Generation) FPGA IP באַניצער גייד |
| 18.1.1 | 18.1.1 | ינטערלאַקען (2nd Generation) Intel Stratix 10 FPGA IP User Guide |
| 18.1 | 18.1 | ינטערלאַקען (2nd Generation) Intel Stratix 10 FPGA IP User Guide |
| 18.0.1 | 18.0.1 | ינטערלאַקען (2nd Generation) FPGA IP באַניצער גייד |
| 18.0 | 18.0 | ינטערלאַקען (2nd Generation) Intel FPGA IP באַניצער גייד |
| 17.1 | 17.1 | Interlaken IP Core (2nd Generation) User Guide |
IP ווערסיעס זענען די זעלבע ווי די Intel Quartus Prime Design Suite ווייכווארג ווערסיעס אַרויף צו וו19.1. פֿון Intel Quartus Prime Design Suite ווייכווארג ווערסיע 19.2 אָדער שפּעטער, IP קאָרעס האָבן אַ נייַע IP ווערסיע סכעמע. אויב אַן IP האַרץ ווערסיע איז נישט ליסטעד, דער באַניצער פירער פֿאַר די פריערדיקע IP האַרץ ווערסיע אַפּלייז.
דאָקומענטן / רעסאָורסעס
 |
Intel Interlaken 2nd Gen FPGA IP מעלדונג נאָטעס [pdf] אינסטרוקציעס ינטערלאַקען 2nd Gen FPGA IP ריליס נאָטעס, ינטערלאַקען 2nd Gen, FPGA IP מעלדונג נאָטעס |
