אינטעל E-סעריע 5 GTS טראַנססיווער

ספּעסאַפאַקיישאַנז

• פּראָדוקט נאָמען: GTS טראַנססיווער דואַל סימפּלעקס אינטערפייסיז
• מאָדעל נומער: 825853
• מעלדונג טאָג: 2025.01.24/XNUMX

פּראָדוקט אינפֿאָרמאַציע

די GTS טראַנססיווערס אין אַדזשילעקס 5 FPGAs שטיצן פֿאַרשידענע סימפּלעקס פּראָטאָקאָל אימפּלעמענטאַציעס. אין סימפּלעקס מאָדע, איז דער GTS קאַנאַל איינרייכונגספֿעיִק, לאָזנדיק אַן אומגענוצטן טראַנסמיטער אָדער ריסיווער. דורך ניצן דעם דואַל סימפּלעקס מאָדע, קענט איר נוצן דעם אומגענוצטן קאַנאַל צו אימפּלעמענטירן אַן אַנדערן אומאָפּהענגיקן סימפּלעקס פּראָטאָקאָל.

הקדמה

די באַניצער גייד באַשרײַבט די מעטאָדע צו ימפּלעמענטירן דעם דואַל סימפּלעקס (DS) מאָדע אין Agilex™ 5 GTS טראַנססיווערס.

דער דואַל סימפּלעקס מאָדע באַציט זיך צו דעם אָפּערירן מאָדע פון ​​דעם GTS טראַנסמיטער קאַנאַל, וואו איר קענט שטעלן אַן אומאָפּהענגיקן טראַנסמיטער און אַן אומאָפּהענגיקן ופנעמער אין דעם זעלבן טראַנסמיטער קאַנאַל, דערמיט מאַקסאַמיזירנדיק די טראַנסמיטער רעסורסן נוצן אין Agilex 5 FPGAs. די באַניצער גייד באַשרײַבט:

• געשטיצטע סימפלעקס פּראָטאָקאָל IPs אין דואַל סימפלעקס מאָדע
• ווי אזוי צו פּלאַנירן פֿאַר צווייענדיקע סימפּלעקס אינטערפֿייסן איידער איר הייבט אָן אייער פּלאַן
• ווי אזוי צו אימפלעמענטירן דעם דואַל סימפּלעקס פּלאַן פלוס

איר קענט אימפלעמענטירן דעם דואַל סימפּלעקס מאָדע אין Quartus® Prime Pro Edition ווייכווארג ווערסיע 24.2 און ווייטער.

פֿאַרבונדענע אינפֿאָרמאַציע

• GTS טראַנססיווער PHY באַניצער גייד
• GTS SDI II Intel FPGA IP באַניצער גייד
• GTS SDI II אינטעל FPGA IP דיזיין עקסampדער באַניצער גייד
• GTS HDMI Intel FPGA IP באַניצער גייד
• GTS HDMI Intel FPGA IP דיזיין עקסampדער באַניצער גייד
• GTS DisplayPort PHY Altera FPGA IP באַניצער גייד
• GTS JESD204C אינטעל FPGA IP באַניצער גייד
• GTS JESD204C אינטעל FPGA IP דיזיין עקסampדער באַניצער גייד
• GTS JESD204B אינטעל FPGA IP באַניצער גייד
• GTS JESD204B אינטעל FPGA IP דיזיין עקסampדער באַניצער גייד
• GTS סעריאַל לייט IV אינטעל FPGA IP באַניצער גייד
• GTS סעריאַל לייט IV אינטעל FPGA IP דיזיין עקסampדער באַניצער גייד
• קוואַרטוס פּריים פּראָ אַדישאַן באַניצער גייד: פּלאַן קאָמפּילאַציע

© Altera Corporation. Altera, די Altera לאָגאָ, די 'a' לאָגאָ, און אַנדערע Altera מאַרקס זענען טריידמאַרקס פון Altera Corporation. Altera און Intel גאַראַנטירן די פאָרשטעלונג פון אירע FPGA און האַלב-קאָנדוקטאָר פּראָדוקטן לויט די איצטיקע ספּעציפיקאַציעס אין לויט מיט Altera's אָדער Intel's נאָרמאַל וואָראַנטי ווי אָנווענדלעך, אָבער רעזערווירט זיך דאָס רעכט צו מאַכן ענדערונגען צו קיין פּראָדוקטן און באַדינונגען אין קיין צייט אָן באַמערקן. Altera און Intel נעמען נישט קיין פֿאַראַנטוואָרטלעכקייט אָדער אַחריות וואָס שטאַמט פֿון דער אַפּליקאַציע אָדער נוצן פֿון קיין אינפֿאָרמאַציע, פּראָדוקט אָדער באַדינונגען וואָס זענען דאָ באַשריבן, אַחוץ ווי אויסדריקלעך מסכים געווען אין שריפט דורך Altera אָדער Intel. Altera און Intel קאַסטאַמערז ווערן אַדווייזד צו באַקומען די לעצטע ווערסיע פֿון דיווייס ספּעציפיקאַציעס איידער זיי פֿאַרלאָזן זיך אויף קיין פֿאַרעפֿנטלעכטע אינפֿאָרמאַציע און איידער זיי שטעלן אָרדערס פֿאַר פּראָדוקטן אָדער באַדינונגען.

אנדערע נעמען און בראַנדז קענען זיין קליימד ווי די פאַרמאָג פון אנדערע.

איבערview

די GTS טראַנססיווערס אין אַדזשילעקס 5 FPGAs שטיצן פֿאַרשידענע סימפּלעקס פּראָטאָקאָל אימפּלעמענטאַציעס. אין סימפּלעקס מאָדע, איז דער GTS קאַנאַל איינרייכונגספֿעיִק און דאָס לאָזט איבער אַן אומגענוצטן טראַנסמיטער אָדער ריסיווער. ניצנדיק דעם דואַל סימפּלעקס מאָדע, קענט איר נוצן דעם אומגענוצטן טראַנסמיטער אָדער ריסיווער קאַנאַל צו אימפּלעמענטירן אַן אַנדערן אומאָפּהענגיקן סימפּלעקס פּראָטאָקאָל ווי געוויזן אין דער פֿאָלגנדיקער פֿיגור.

דער דואַל סימפּלעקס (DS) מאָדע שטיצט די פאלגענדע קאָמבינאַציע פון סימפּלעקס פּראָטאָקאָל IPs(1).

טאַבעלע 1. געשטיצטע פּראָטאָקאָל IP קאָמבינאַציעס פֿאַר דואַל סימפּלעקס מאָדע

ופנעמער IP	טראַנסמיטער IP
	SDI	HDMI	DisplayPort	סעריאַללייט IV	JESD204C	JESD204B
SDI	יא	יא	יא	ניין	ניין	ניין
HDMI	יא	יא	יא	ניין	ניין	ניין
DisplayPort	יא	יא	יא	ניין	ניין	ניין
סעריאַללייט IV	ניין	ניין	ניין	יא	יאָ (2)	יאָ (2)
JESD204C	ניין	ניין	ניין	יאָ (2)	יא	יאָ (2)
JESD204B	ניין	ניין	ניין	יאָ (2)	יאָ (2)	יא

DS מאָדע קען ווערן אימפּלעמענטירט אין דער קוואַרטוס פּריים פּראָ עדיטיאָן ווייכווארג דורך דזשענערירן אַ DS IP באַזירט אויף די סימפּלעקס פּראָטאָקאָל IPs, און ניצן די DS IP פֿאַר RTL פּלאַן ווי כיילייטיד אין דער פאלגענדער בילד. די דזשענערירטע DS IP באשטייט פון די יחיד סימפּלעקס IPs וואָס איר ווילט צו פאַרבינדן אין DS מאָדע און נוצן אין דיין פּלאַן.

1. DS מאָדע ווערט נאָר געשטיצט פֿאַר די ספּעציפֿיצירטע סימפּלעקס פּראָטאָקאָלן, און נישט פֿאַר מנהג TX/RX מאָדעס מיט די GTS PMA/FEC דירעקט PHY Intel FPGA IP (חוץ ווען דער PMA קאָנפֿיגוראַציע כּללים פּאַראַמעטער איז געשטעלט צו SDI אָדער HDMI).
2. די קאָמבינאַציע אין DS מאָדע איז נישט געשטיצט אין דער איצטיקער ווערסיע פון ​​דער קוואַרטוס פּריים פּראָ אַדישאַן ווייכווארג.

1. יעדע מאָדיפיקאַציע אָדער ווערסיע דערהייַנטיקונג צו די סימפּלעקס פּראָטאָקאָל IPs וואָס איר ניצט אין די DS פלאָו ריקווייערז אַז די DS IP זאָל ווערן רעגענערירט.
2. אויב איר דאַרפט נישט DS מאָדע, איז דעם שריט נישט אָנווענדלעך.
3. אויב איר דאַרפט נישט DS מאָדע, פאַרבינדט די סימפּלעקס IP גלייך אין אייער פּלאַן.
4. איר קענט סימולירן די DS IP נאך אנאליז און אויסארבעטונג.

פֿאַרשטיין און פּלאַנירן דואַל סימפּלעקס אינטערפֿייסן

איידער איר הייבט אן מיט אייער DS מאָדע אימפלעמענטאציע, באשטימט און פלאנט די סימפלעקס IP'ס (טראַנסמיטער און ריסיווער) וואָס איר ווילט שטעלן אין דעם זעלבן טראַנססיווער קאַנאַל. אויב די סימפלעקס IP'ס אין אייער פּלאַן דאַרפן נישט געשטעלט ווערן אין דעם זעלבן טראַנססיווער קאַנאַל, איז דער DS מאָדע פלוס באַשריבן אין דעם דאָקומענט נישט אָנווענדלעך און איר קענט ווייטערגיין צו אינטעגרירן די סימפלעקס IP'ס גלייך אין אייער RTL פּלאַן.

עס זענען דא צוויי גרופעס פון פּראָטאָקאָל IPs וואָס קענען שטיצן DS מאָדע:

• SDI, HDMI און DisplayPort
• סעריאַללייט IV, JESD204C און JESD204B
  • נאכדעם וואס איר באשטימט די געשטיצטע פראטאקאל IP'ס פאר DS מאָד, פלאנירט ווי אייערע סימפלעקס IP'ס ווערן צוזאמענגעפאסט (טראנסמיטער און ריסיווער אין דעם זעלבן קאנאל) אריבער די גענוצטע קאנאלן. אין דעם פונקט, איז די פלאנירונג באזירט אויף לאגישער קאנאל פלאצירונג צו אויפשטעלן די DS גרופע וואס איר קענט שפעטער נוצן פאר DS IP דזשענעריישאַן. איר קענט דורכפירן די פיזישע פּין פלאצירונג צוטיילונג נאך די IP דזשענעריישאַן.tage.
  • די פאלגענדע עקסampדי לעקציעס אילוסטרירן ווי אזוי צו פּלאַנירן די סימפּלעקס IP'ס פּאָרינג אין DS מאָדע צו שאַפֿן אַ DS גרופּע. אַ DS גרופּע איז דעפינירט ווי אַ סכום פון סימפּלעקס IP'ס וואָס האָבן לפּחות איין קאַנאַל אין DS מאָדע.

Exampלע 1: איין SDI טראַנסמיטער צוזאַמענגעפּאַרט מיט איין SDI ופנעמער
אין דעם עקסampלע, איין SDI טראַנסמיטער איז געפּאָרט מיט איין SDI ופנעמער צו פֿאָרמען אַ DS גרופּע ווי געוויזן אין דער פֿאָלגנדיקער בילד.

Exampלע 2: איין HDMI טראַנסמיטער צוזאַמענגעפּאַרט מיט איין HDMI ופנעמער
אין דעם עקסampלמשל, איין HDMI טראַנסמיטער ווערט צוזאַמענגעפּאָרט מיט איין HDMI ריסיווער צו שאַפֿן אַ DS גרופּע ווי געוויזן אין דער פֿאָלגנדיקער בילד. איר קענט שטעלן דעם HDMI ריסיווער אין קאַנאַלן 0-2 אָדער קאַנאַלן 1-3.

Exampלע 3: איין HDMI טראַנסמיטער צוזאַמענגעפּאַרט מיט צוויי SDI ריסיווערס און איין SDI טראַנסמיטער
אין דעם עקסampלמשל, איין HDMI טראַנסמיטער ווערט געפּאָרט מיט צוויי SDI ריסיווערס צו שאַפֿן אַ DS גרופּע צוזאַמען מיט איין נישט-געפּאָרטן SDI טראַנסמיטער ווי געוויזן אין דער פֿאָלגנדיקער בילד. איר קענט לאָגיש שטעלן די צוויי SDI ריסיווערס אין פֿאַרשידענע לאָקאַציעס, אויב זיי פּאָרן זיך מיט די HDMI טראַנסמיטער קאַנאַלן. ווײַל דער SDI טראַנסמיטער איז נישט געפּאָרט מיט אַן אַנדער סימפּלעקס IP, איז ער נישט אַ טייל פֿון דער DS גרופּע (איר קענט אים נישט אַרײַננעמען אין דער DS גרופּע) און דאַרף נישט דעם DS פֿלוס.

ווען איר פּלאַנירט אייער סימפּלעקס IP פּערינג פֿאַר DS מאָדע, מוזט איר באַטראַכטן די פאלגענדע:

• TX באַנדינג פּלייסמאַנט—כאָטש פּאָרינג איז באַזירט אויף לאָגישן פּלייסמאַנט, די מולטי-קאַנאַל טראַנסמיטער IPs דאַרפן באַנדינג, און מוזן טרעפן די גשמיות קאַנאַל פּלייסמאַנט רעקווירעמענץ ווי באַשריבן אין קאַנאַל פּלייסמאַנט פֿאַר PMA דירעקט קאָנפיגוראַציע פֿאַר באַנדעד ליין אַגרעגאַטיאָן פיגור פון די GTS טראַנססיווער PHY באַניצער גייד.
• זעלבע סיסטעם PLL פֿאַר TX און RX—סימפּלעקס IP'ס וואָס זענען געפּאָרט אין DS מאָדע וואָס נוצן סיסטעם PLL קלאָקינג מאָדע מוזן נוצן די זעלבע סיסטעם PLL פֿאַר יענעם קאַנאַל. סימפּלעקס IP'ס וואָס נוצן PMA קלאָקינג מאָדע קענען נאָר זיין געפּאָרט מיט אַן אַנדער סימפּלעקס IP מיט PMA קלאָקינג מאָדע. פּאָרינג PMA קלאָקינג מאָדע און סיסטעם PLL מאָדע אין אַ קאַנאַל איז נישט געשטיצט.
• FEC באַניץ פֿאַר TX און RX—סימפּלעקס IP'ס וואָס זענען געפּאָרט אין DS מאָדע פֿאַר אַ קאַנאַל מוזן האָבן די זעלבע FEC סעטינג (אָדער ענייבאַלד אָדער נישט געניצט). למשלampלע, אויב איר האָט אַ GTS SerialLite IV IP TX מיט FEC ענייבאַלד, קענט איר עס נאָר פאַרבינדן מיט אַן אַנדער GTS SerialLite IV IP RX מיט FEC ענייבאַלד.
• אַוואַלאָן® זכּרון-געמאַפּט צובינד צוטריט—דער טראַנסמיטער און ופנעמער טיילן איין אַוואַלאָן זכּרון-געמאַפּט אינטערפייס צו צוטריטן יעדן קאַנאַל. ווען סימפּלעקס IP'ס ווערן געפּאָרט אין DS מאָדע, כולל די דזשענערירטע DS IP אַן אַוואַלאָן זכּרון-געמאַפּט אינטערפייס אַרביטער וואָס האַלט די יחיד טראַנסמיטער IP אַוואַלאָן זכּרון-געמאַפּט אינטערפייס און ופנעמער IP אַוואַלאָן זכּרון-געמאַפּט אינטערפייס אינטערפייסיז. דאָס איז די זעלבע ווי ווען איר ניצט נישט דעם DS מאָדע.

אימפּלעמענטירן דואַל סימפּלעקס אינטערפייסיז

דאָס קאַפּיטל באַשרײַבט אַ דואַל סימפּלעקס אימפּלעמענטאַציע באַזירט אויף עקס.ampלע 2 אין דעם קאפיטל פארשטיין און פלאנירן דואַל סימפּלעקס אינטערפייסיז. די DS אימפלעמענטאציע קאמבינירט דעם HDMI פראטאקאל סימפּלעקס TX און סימפּלעקס RX אבער מיט פארשידענע קאנפיגוראציע ראטעס.

דזשענערירן די סימפּלעקס IP
איר מוזט ערשט שאַפֿן און דזשענערירן יעדן יחיד סימפּלעקס IP באַזונדער דורך נאָכפאָלגן די IP ספּעציפֿיש באַניצער גייד.

באַמערקונג:

• פֿאַר SDI, מוזט איר שאַפֿן די סימפּלעקס IP מיטן פּאַראַמעטער "ביידע באַזע" און "PHY" אויסגעקליבן פֿאַר דער SDI_II ראַפּער אָפּציע אין דער GTS SDI II Intel FPGA IP.
• פֿאַר HDMI, מוזט איר שאַפֿן די סימפּלעקס IP מיט די HDMI און טראַנססיווער פּאַראַמעטער אויסגעקליבן פֿאַר די HDMI ראַפּער אָפּציע אין די GTS HDMI Intel FPGA IP.
• פֿאַר DisplayPort, מוזט איר שאַפֿן די סימפּלעקס IP ניצנדיק די GTS DisplayPort PHY Altera FPGA IP.
• פֿאַר JESD204C, מוזט איר שאַפֿן די סימפּלעקס IP מיטן "ביידע באַזע און PHY" אָדער דעם "PHY בלויז" פּאַראַמעטער אויסגעקליבן פֿאַר דער "JESD204C ראַפּער" אָפּציע אין דער GTS JESD204C אינטעל FPGA IP.
• פֿאַר JESD204B, מוזט איר שאַפֿן די סימפּלעקס IP מיטן "ביידע באַזע און PHY" אָדער דעם "PHY בלויז" פּאַראַמעטער אויסגעקליבן פֿאַר דער "JESD204B ראַפּער" אָפּציע אין דער GTS JESD204B אינטעל FPGA IP.
• פֿאַר סעריאַל לייט IV, מוזט איר שאַפֿן די סימפּלעקס IP דורך אויסקלײַבן Rx אָדער Tx אָפּציע פֿאַר די PMA מאָדע פּאַראַמעטער. פֿאַר RS-FEC, מוזט איר אַקטיווירן די Enable RS-FEC פּאַראַמעטער און אויך אַקטיווירן די RS-FEC ענייבאַלד אויף די אַנדערע סעריאַל לייט IV סימפּלעקס IP וואָס איז געשטעלט בײַ די זעלבע קאַנאַל(ס) פּאַראַמעטער אונטער די Simplex Merging פּאַנעל אין די IP קוויטל.

צו דזשענערירן די HDMI סימפּלעקס IP, נאָכפאָלגן די סטעפּס:

1. שאַפֿט די HDMI סימפּלעקס TX IP און HDMI סימפּלעקס RX IP דורך אויסקלײַבן דעם HDMI און טראַנססיווער פּאַראַמעטער און אַנדערע באַטייַטיק פּאַראַמעטערס פֿאַר אײַער פּלאַן ניצנדיק די GTS HDMI Intel FPGA IP.
2. שאַפֿן דעם IP files פֿאַר די HDMI סימפּלעקס IPs דורך קליקינג אויף IP דזשענעריישאַן שריט אין די קאָמפּיליישאַן דאַשבאָרד פון קוואַרטוס פּריים פּראָ אַדישאַן ווייכווארג ווי געוויזן אין די פאלגענדע בילד.

אזוי שנעל ווי די IP דזשענעריישאַן איז געענדיגט געראָטן, ווערט דער IP דזשענעריישאַן שריט גרין מיט אַ טשעק מארק לעבן אים, ווי געוויזן אין דער פאלגענדער בילד.

פֿאַרבונדענע אינפֿאָרמאַציע

• GTS HDMI Intel FPGA IP באַניצער גייד
• GTS SDI II Intel FPGA IP באַניצער גייד
• GTS DisplayPort PHY Altera FPGA IP באַניצער גייד
• GTS JESD204C אינטעל FPGA IP באַניצער גייד
• GTS JESD204C אינטעל FPGA IP דיזיין עקסampדער באַניצער גייד
• GTS JESD204B אינטעל FPGA IP באַניצער גייד
• GTS JESD204B אינטעל FPGA IP דיזיין עקסampדער באַניצער גייד
• GTS סעריאַל לייט IV אינטעל FPGA IP באַניצער גייד
• GTS סעריאַל לייט IV אינטעל FPGA IP דיזיין עקסampדער באַניצער גייד

ניצן דעם דואַל סימפּלעקס אַסיינמענט עדיטאָר
איר קענט ניצן דעם DS Assignment Editor געצייג צו אראנזשירן און וויזואַליזירן די DS אימפלעמענטאציע לויט די באנק און קאנאל אראנדזשירונגען. די סעקציע באהאנדלט נאר די טריט צו ניצן דעם DS Assignments Editor געצייג ספעציפיש פאר די DS אימפלעמענטאציע באשריבן אין דעם באנוצער גייד.

באַמערקונג:
זעט דעם HSSI Dual Simplex IP Generation Flow אין דעם Quartus Prime Pro Edition באַניצער גייד: Design Compilation פֿאַר נאָך פרטים.

כדי צו ניצן DS Assignment Editor צו צוטיילן DS גרופעס און ראטעווען די דואַל סימפּלעקס צוטיילונגען, גייט נאך די טריט:

1. דריקט אויף אַסיינמאַנץ > דואַל סימפּלעקס (DS) אַסיינמאַנט רעדאַקטאָר אין דער קוואַרטוס פּריים פּראָ אַדישאַן ווייכווארג. דער DS אַסיינמאַנט רעדאַקטאָר עפֿנט זיך מיט אַ ליסטע פֿון אַלע געשטיצטע דואַל סימפּלעקס IP אין אייער פּלאַן אין דער IP ליסטע און אַלע עקזיסטירנדיקע DS אַסיינמאַנץ אונטער DS גרופּעס. אין דעם בייַשפּילampלע, די ווינדאָוז ליסטירט די דזשענערירטע HDMI TX און HDMI RX IPs ווי געוויזן אין די פאלגענדע בילד.
   באַמערקונג: דער DS אַסיינמענט עדיטאָר ווײַזט נאָר די DS געשטיצטע סימפּלעקס IP אַדרעסן.
2. אין דעם DS Assignment Editor פֿענצטער, רעכט-קליק די hdmi_rx אינסטאַנץ אונטער IP List, און קליק Create Instance In > New DS Group ווי געוויזן אין דער פאלגענדער בילד. דאָס שאַפט אַ נייע DS גרופּע גערופן DS_GROUP_0 און לייגט צו די hdmi_rx אינסטאַנץ צו די DS Groups פּאַנעל.
3. דערנאך, רעכט-קליק די hdmi_tx אינסטאַנץ אונטער IP ליסטע, און קליק Create Instance In > DS_GROUP_0 ווי געוויזן אין דער פאלגנדער בילד. דאס לייגט צו די hdmi_tx אינסטאַנץ צו די DS Groups פענעל באשאפן אין דעם פריערדיקן שריט.
4. דער וויזואליזירער אין רעכטן טייל פונעם DS Assignment Editor פענצטער ווייזט די DS_GROUP_0 אראנדזשירונג ווי געוויזן אין דער פאלגנדער בילד. דער אונטערשטער לינקער טייל ווייזט די DS גרופעס און ווייזט אז hdmi_rx איז אינסטאנצירט אלס
   hdmi_rx_inst0 און hdmi_tx ווערט אינסטאנציירט אלס hdmi_tx_inst0. אויב נויטיג, קענט איר איבערגעבן דעם נאמען פון די DS_GROUP_0, hdmi_rx_inst0, און hdmi_tx_inst0 אינסטאנצן דורך דאבל-קליקן די נאמען צעלן וואס זענען ארויסגעוויזן אין דער פאלגנדער בילד. דערצו, קענט איר ענדערן די לאקאציע פון ​​דער אינסטאנץ דורך אפדעיטן די רעלאטיוו אפסעט סעטינג אין איינהייטן פון טשענעלס. איר קענט אויך אפציאנאל אקטיוויזירן דעם לופבעק מאָדוס צו א פארהאן לופבעק מאָדוס פאר דיבאַג.
5. אויב אייער דיזיין פארלאנגט א געטיילטע אינפוט קלאק צווישן די RX סימפלעקס און TX סימפלעקס מאָדעס, קענט איר אקטיוויזירן די "Shared Clock" אייגנשאפט דורך אויסקלויבן יעדע אינסטאנצירטע IP אין די DS_GROUP_0 פענעל און קליקן די "Shared Clock" קעסטל ווי געוויזן אין די פאלגנדע בילד. איר קענט דאן אויסקלויבן די קלאק פארט פון די IP פארט אויספאל מעניו און צושטעלן א נייעם פארט נאמען אין די "Merged Port" קעסטל.
   באַמערקונג: נאָר געוויסע קלאָק פּאָרטן זענען פאַראַן פֿאַר צונויפגיסן, וואָס איז אָפּהענגיק פֿון דער פּראָטאָקאָל IP. איר מוזט קאָנטראָלירן און באַשטעטיקן צי איר קענט צונויפגיסן די קלאָק פּאָרטן איידער איר גייט ווייטער צו טאָן דעם שריט.
6. כדי צו ראַטעווען די DS אַסיינמאַנץ, גיט אויף ראַטעווען אַסיינמאַנץ און דערנאָך גיט אויף OK אין די אויפֿשפּרינג פֿענצטער.
   

ווען איר ראַטעוועט די DS אַסיינמאַנץ, ווערן זיי אויטאָמאַטיש צוגעגעבן צום פּראָיעקט .qsf. file ווי געוויזן אין די פאלגענדע בילד.

דזשענערירן די דואַל סימפּלעקס IP
די סעקציע באשרייבט די טריט צו דזשענערירן די פריער באשאפן דואַל סימפּלעקס גרופּע (DS_GROUP_0) אין די DS אַסיינמענט עדיטאָר.

כדי צו דזשענערירן די דואַל סימפּלעקס IP און קאָנטראָלירן די באַריכטן, גייט די פאלגענדע טריט:

1. דריקט אויף HSSI Dual Simplex IP Generation אין די קאמפילאציע דעשבאָרד פון די Quartus Prime Pro Edition ווייכווארג ווי געוויזן אין די פאלגענדע בילד. די ווייכווארג לויפט ערשט דעם IP Generation שריט און דערנאך לויפט דעם HSSI Dual Simplex IP Generation שריט.
2. דריקט דעם "עפֿן קאָמפּילאַציע באַריכט" בילדל לעבן דעם HSSI דואַל סימפּלעקס IP דזשענעריישאַן שריט צו צוקומען צו די DS IP באַריכטן וואָס די קוואַרטוס פּריים פּראָ אַדישאַן ווייכווארג גיט, ווי געוויזן אין דער פאלגענדער בילד. אַ געלונגענע דזשענעריישאַן פֿון די DS IP ווערט אָנגעוויזן מיט אַ טשעק צייכן.
3. Review דער באַניצער אַסיינמאַנט באַריכט (DS אַסיינמאַנט רעדאַקטאָר באַריכט) און דואַל סימפּלעקס IP באַריכט באַריכטן וואָס די קוואַרטוס פּריים פּראָ אַדישאַן ווייכווארג דזשענערירט ווי געוויזן אין די פאלגענדע בילדער.

פֿאַרבינדן די דואַל סימפּלעקס IP

• די סעקציע באשרייבט די טריט צו פארבינדן די פריער גענערירטע דואַל סימפּלעקס IP צו אייער פּלאַן.
• דער דיזיין פארלאנגט אז די GTS ריסעט סיקווענסער אינטעל FPGA IP און GTS סיסטעם PLL קלאָקס אינטעל FPGA IP זאלן פונקציאנירן ריכטיק, דעריבער מוזן ביידע IP'ס זיין אינסטאנציירט און פארבונדן צום DS IP.

צו פֿאַרבינדן די דואַל סימפּלעקס IP, פֿאָלגט די סטעפּס:

1. די קוואַרטוס פּריים פּראָ אַדישאַן ווייכווארג ווײַזט די DS IP און די סימפּלעקס IPs אין די פּראָיעקט נאַוויגאַטאָר פּאַנעל ווי געוויזן אין דער פֿאָלגנדיקער בילד.צו view דעם העכסטן-לעוועל מאדול פון די DS IP, פארברייטערן די DS_GROUP_0.qip file און גיט אויף די DS_GROUP_0.sv סיסטעםווערילאג file ווי געוויזן אין די פאלגענדע פיגור. די קוואַרטוס פּריים פּראָ אַדישאַן ווייכווארג דזשענערירט די DS IP פּאָרט צובינד אין די DS_GROUP_0.sv סיסטעםווערילאָג fileדי גענערירטע DS_GROUP_0.sv file האַלט אַלע פּאָרטן ווי די סימפּלעקס IPs און אויך פֿאַראייניקט די פּאָרטן פֿאַרבונדן מיטן ריסעט סיקווענסער און סיסטעם PLL (אויב געניצט) ווי געוויזן אין די פֿאָלגנדיקע בילדער.
2. דערנאך, אינסטאנצירט דעם DS IP מאדול אין אייער הויפט-לעוועל דיזיין file און מאַכט די נייטיקע קאַנעקשאַנז לויט אייערע פּלאַן באדערפענישן ווי געוויזן אין דער פאלגענדער בילד.

וועריפיצירן די דואַל סימפּלעקס IP אימפּלעמענטאַציע
די סעקציע באשרייבט די טריט צו סינטעזירן און וועריפיצירן די פריער פארבונדענע דואַל סימפּלעקס IP אין אייער פּלאַן.

צו סינטעזירן און וועריפיצירן די דואַל סימפּלעקס IP, גייט נאך די סטעפּס:

1. סינטעזירן דעם דיזיין דורך לויפן דעם אנאליז און סינטעז שריט אין די קווארטוס פריים פרא אויסגאבע ווייכווארג קאמפילאציע דעשבאָרד. די פאלגענדע בילד ווייזט דעם דעשבאָרד נאך א געלונגענעם אנאליז און סינטעז קאמפיל.
2. איר קענט באַשטעטיקן די DS IP אין סימולאַציע נאָך דעם ווי די אַנאַליז און סינטעז זענען געראָטן פֿאַרענדיקט. די פֿאָלגנדיקע פֿיגור ווייזט אַן בייַשפּיל.ampלע פון ​​די DS IP דורכגיין סימיאַליישאַן מיט די HDMI טעסטבענטש.
   באַמערקונג: איר קענט סימולירן די DS IP נאך די אנאליז און אויסארבעטונגtage קאַמפּליץ.
3. פירט אויס א שטיפט פלאצירונג פארן דיזיין. אין דער קווארטוס פריים פרא אויסגאבע ווייכווארג, גיט אויף אסיינמענטס > שטיפט פלענער צו עפענען דעם שטיפט פלענער געצייג. שטעלט די RX און TX שטיפטן צו דער זעלבער באנק צו קאמבינירן די סימפלעקס TX און סימפלעקס RX שטיפטן צו דער זעלבער פיזישער קאנאל (למשלampלע באַנק 4C) ווי געוויזן אין דער פאלגענדער בילד.
4. לויפט א פולע קאמפילאציע פון ​​די DS דיזיין אימפלעמענטאציע ווי געוויזן אין דער פאלגנדער פיגור.
5. אזוי שנעל ווי די קאמפילאציע איז געענדיגט ערפאלגרייך, קענט איר קאנטראלירן די שטיפט פלאצירונג פון דעם דיזיין דורך קליקן דעם Fitter > Plan > Open Compilation Report שריט אין די Quartus Prime Pro Edition ווייכווארג קאמפילאציע דעשבאָרד ווי געוויזן אין דער פאלגנדער בילד.

איר קענט דעמאָלט באַשטעטיקן אַז די קוואַרטוס פּריים פּראָ אַדישאַן ווייכווארג האָט געשטעלט די סימפּלעקס TX און סימפּלעקס RX פּינס לויט די פּין פּלאַננער סעטטינגס און די פּינס זענען געראָטן קאַמביינד דורך קאָנטראָלירן די באַריכטן ווי געוויזן אין די פאלגענדע בילדער.

דאָקומענט רעוויזיע געשיכטע פֿאַר די GTS טראַנססיווער דואַל סימפּלעקס אינטערפייסיז באַניצער גייד

דאָקומענט ווערסיע	קוואַרטוס פּריים ווערסיע	ענדערונגען
2025.01.24	24.3.1	געמאכט די פאלגענדע ענדערונגען: צוגעגעבן לינקס צו די סעריאַל לייט IV און JESD204B באַניצער גיידס אין די הקדמה קאַפּיטל. דערהייַנטיקט די געשטיצט פּראָטאָקאָל IP קאָמבינאַציעס פֿאַר דואַל סימפּלעקס מאָדע טאַבעלע אין די אָוווערview קאפיטל מיט JESD204C שטיצע אינפארמאציע. דערהייַנטיקט די פֿאַרשטיין און פּלאַנירן דואַל סימפּלעקס אינטערפֿייסן סעקציע מיט אינפֿאָרמאַציע וועגן די FEC סעטינג אין DS מאָדע. איך האָב דערהייַנטיקט די נאָטיץ אין דער סעקציע "שאפן די סימפּלעקס IP" מיט די GTS JESD204B Intel FPGA IP און GTS Serial Lite IV Intel FPGA IP סעטטינגס רעקווייערמענץ פֿאַר סימפּלעקס מאָדע. דערהייַנטיקט די "ניצן דעם דואַל סימפּלעקס אַסיינמענט רעדאַקטאָר" סעקציע מיט אַ צוגעלייגטן שריט פֿאַר ניצן אַ געטיילטן זייגער צווישן די RX סימפּלעקס און TX סימפּלעקס מאָדעס. האט דערהייַנטיקט די DS_GROUP_0.sv ריסעט סיקווענסער און סיסטעם PLL פּאָרץ צובינד פיגור אין די קאַנעקטינג די דואַל סימפּלעקס IP סעקציע.
2024.10.07	24.3	געמאכט די פאלגענדע ענדערונגען: צוגעגעבן לינקס צו די JESD204C באַניצער גיידס אין די הקדמה קאַפּיטל. דערהייַנטיקט די געשטיצט פּראָטאָקאָל IP קאָמבינאַציעס פֿאַר דואַל סימפּלעקס מאָדע טאַבעלע אין די אָוווערview קאפיטל מיט JESD204C שטיצע אינפארמאציע. האט דערהייַנטיקט די נאטיץ אין "שאפן די סימפּלעקס IP" סעקציע מיט GTS JESD204C Intel FPGA IP סעטטינגס רעקווייערמענץ פֿאַר סימפּלעקס מאָדע.
2024.08.19	24.2	ערשט מעלדונג.

FAQ

פ: קען איך ניצן אייגענע TX/RX מאָדעס מיטן GTS PMA/FEC דירעקט PHY Intel FPGA IP אין DS מאָדע?
א: DS מאָדע איז נאָר געשטיצט פֿאַר ספּעציפֿישע סימפּלעקס פּראָטאָקאָלן און נישט פֿאַר מנהג TX/RX מאָדעס מיט די GTS PMA/FEC דירעקט PHY Intel FPGA IP, אַחוץ ווען דער PMA קאָנפֿיגוראַציע כּללים פּאַראַמעטער איז געשטעלט צו SDI אָדער HDMI.

דאָקומענטן / רעסאָורסעס

אינטעל E-סעריע 5 GTS טראַנססיווער [pdfבאַניצער גייד E-סעריע, ד-סעריע, E-סעריע 5 GTS טראַנססיווער, E-סעריע, 5 GTS טראַנססיווער, GTS טראַנססיווער, טראַנססיווער

רעפערענצן

• באַניצער מאַנואַל